PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04083371 A

(43) Date of publication of application: 17.03.92

(51) Int. CI

H01L 25/065

H01L 25/07

H01L 25/16

H01L 25/18

H01L 27/00

(21) Application number: 02196230

(71) Applicant:

TOSHIBA CORP

(22) Date of filing: 26.07.90

(72) Inventor:

MATSUNAGA JUNICHI

(54) SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To perform high integration, high speed and high performance by providing a second type board having a function for connecting a plurality of first type boards each having independent system function therebetween, and incorporating a semiconductor element or a sensor together with wirings in the second type board.

CONSTITUTION: A wafer containing silicon as a main content is, for example, used as a mounting board 1 of a second type board. The silicon wafer is used to accurately form an element, wirings 3 or a sensor by using a normal silicon technology. O ions are implanted in a high concentration in the silicon board 13, heat treated to form an SiO2 film 2 in the board, and a silicon layer 11 is provided on a surface layer. The layer 11 is made of single crystal, a diffused region is suitably formed therein, a gate insulating film, a polysilicon gate electrode, etc., are formed thereon, and a semiconductor device such as a memory, etc., is formed. A CPU, a memory, etc., are formed on the second type board, and are used for a high class microcomputer with a display for visualizing a calculated result, a

logic output to be output, on display means such as a liquid crystal display, étc., formed on the first type board.

COPYRIGHT: (C)1992,JPO&Japio



. ® 公開特許公報(A) 平4~83371

⑤Int. Cl. 5 H 01 L 25/065 識別記号 庁内整理番号 ❸公開 平成4年(1992)3月17日

Α 7638-4M

301 B 7514-4M

7638-4M H 01 L 25/08 В

審査請求 未請求 請求項の数 4 (全6頁)

会発明の名称 半導体装置

27/00

願 平2-196230 ②特

忽出 願 平2(1990)7月26日

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

の出質 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

· 個代 理 人 弁理士 猪股 祥晃 外1名

1. 発明の名称

半進体装置

2. 特許請求の範囲

② 独立したシステム機能を有する複数の第 1種基板と、この第1種基板間を互いに接続させ る機能を有する第2種基板とを備え、全体として システム機能を有する半導体装置において、前記 第2種基板は、配線とともに半導体素子もしくは センサを具備していることを特徴とする半遊体塾

② 請求項1に記載の半導体装置を複数個載 置し、これらを互いに接続させる機能を有する第 3種基板を有する半導体裝置。

G 前記第2種基板は、半導体基板上に絶縁 膜を介して形成された半導体層に前記半導体素子 もしくはセンサが形成された事を特徴とする請求 項1に記載の半導体装置。

4) - 前記第2種基板に論理集積回路を形成し、 前記第1種基板に前記論理集積回路の出力を表示

する表示手段を形成した事を特徴とする請求項1 に記載の半遺伝裝置。

3. 発明の詳細な説明

〔発明の目的〕

(産業上の利用分野)

本発明は、半導体装置、とくに、それぞれシ ステム機能を有する複数の基板を組合せた大規模 に集積された半導体装置に関するものである。

(従来の技術)

近年、半導体装置(デバイス)の発達は目覚 ましく、特に、シリコン基板を用いた半導体デバ イスの高集積化、高速化、高機能化には著しいも のがある。これらは、有名な「稲小則」のルール に従って、おおよそ3年毎に0.6-0.7倍の線小車 で半導体素子および配線の寸法を縮小化して実現 されている。その結果、1個のシリコン・チップ 上に集積される半導体素子の数も、おおよそ3年 毎に4倍づつ増加している。従って、メモリー・ デバイスであれば、記憶容量が4倍に、論理デバ イスであれば、機能がその分だけ増加している。

閉時に、メモリのアクセス速度や論理復算速度も、 関機に高速化してきた。

しかしながら、現在のところ、大規模なシステムを1チップに集積してしまうほどには、まだ、加工技術が遠していない。また、将来をみても、これまで順間に進展してきた加工レベルが、今後、蛇化してくることも十分考えられる。そこで、通常、半導体チップを個々にパッケージに実装した。製品を1枚のプリント基板に多数実装し、さらに、そのプリント基板を敷牧重ねて、大規模システムを実現してきた。

しかしながら、このような方法では、

のシステムが数枚のプリント基板で構成されるため、システムサイズが大型になる。

②数枚のプリント基板の間を配線で接続するため、 配線の抵抗R、 キャパシタンスC、 インダクタン スL成分が存在、 信号被形の変化、 すなわち、 信 号の伝ばル遅延やレベル変動がおこり、 システム の高速性、 信頼性を劣化させる。

②数枚のプリント基板の間を配線で接続するため、

部品点数が増加し、工程数も増えるなど、完成工 期の長期化、コストの増大、信頼性の低下を招き 長い。

などの欠点がある。

また、ウェハ・スケール・インテグレーションという手法がある。その1つの手法として、1枚のシリコン・ウェハに複数の半導体デバイスを焼き付け、かつ、各々の半導体デバイスを接続させる配線も焼き付けて大規模システムをウェハ・サイズで実現させようという試み(これをモノリシックな手法という)がなされている。その例は、B.R.Elser、W.E.Tchon、A.J.Denboer、R.Frommer、S.Kohyama、K.Hirabayashi、and I.Nojima、"Fault Tolerant 92160 Bit Multiphase CCD Memory"、1977 IEEE Internatinal Solid-State Circuits Conference (ISSCC)、Digest of Technical Papers、pp. 116-117、Fed. 1977.の論文の中に配載されている。

´ しかし、この場合でも、、

① 1 枚のシリコン・ウェハに独立した機能を有する半導体デバイスが焼き付けられるため、それらのうち、1 つでも不良の場合、シリコン・ウェハ全体が不良となる。従って、製造歩留りが悪くなり、製造コストが上がる。

②①の対策として、冗長性をもたせた回路を導入 する方法も既に提案されているが、本質的に①の 欠点を解決するものではない。

などの問題がある。

に示されている。

さらに、数種の良品シリコン・チップを1枚のシリコン・ウェハに実装してなる、ハイブリッドなアプローチも提案されている。その例は、M. I wabuchi, K. Ogiue, K. Nakamura, S. Nakagami, S. I somura, S. Kuroda, and S. Kawashima, "A 7 ns 128 K Multichip ECL RAM-with-Logic Module", ISSCC 87, Digest of Technical Papers, pp. 226-227, Fed. 1987.

このシリコン・ウェハ上にシリコン・チップを、

例えば、ハンダ・パンプで実装したハイブリッド な方法においても、

①この場合、実装基板であるシリコン・ウェハでは、配線のみが揺頭されているのみであるため、 特来、システム全体の信号伝搬速度が飛躍的に大きくなったとき、スキュー対策などで配線の引き 回しなどに制約がてでくる可能性がある。そのと き、設計の自由度を確保するため、半導体素子も この実装基板上に形成する必要が起こり得る。

②将来の高速化時代に対応して、実装基板上に配線以外に、半導体兼子をも製造する場合、高速化のため、バルク・シリコンより高速性能が期待できる。いわゆるSOI標金の基板を用いる。

③ 将来の高速化時代に対応して、シリコンより高速の素子製造が可能な化合物半導体ウェハを使用する可能性がある。

②将来の実装基板では、多機能化、特にディスプレー機能を持たせることが必要となってくるが、シリコン・ウェハ基板では大型パネルを製作するには制約があり、他の基板材料が必要となってく

۵.

(B)また、将来の超高速化時代に対応して発熱問題 を回避しなければならない。このため、実装基板 は放熱しやすいものでなければならない。

. などの課題が将来のシステムの超高速化、多機能 化、小型化に向けて解決されなければならないと いった問題がある。

集積度を向上させるさらに有効な方策の一つが、 半連体活性層を多層に積み重ねた構造にデバイス を集積化する3次元集積回路である。2次元の集 穫回路は、回路の装幅が 0.1μ以下になると1ギ ガピット級以上の記憶素子になる。このように微 細化してくると回路が細くなりすぎて誤動作を引 き起こす夢因が増え、配線が複雑化して長くなり 髙速性が失われてくる。したがって、平面構造で は、回路線幅が 0.1 μ 近辺が微細化の限界である と思われる。このような微細化の障壁を乗り越え て集積度を上げる最適な構造の一つがこの3次元 **集種回路である。 積層構造を利用しているので層** 間の信号伝達は極めて高速に行われ、また、絶縁

structure)の層間分離方式によって、活性層内の 客生効果は大幅に軽減される。このため、各層内、 層間の回路動作の高速化が進み、集積回路の性能 面の向上は期待できる。 しかし、 多層の話性層を 形成するには、平面の集積団路の表面に多結晶シ リコンを積層させ、これをレーザや電子線アニー ルで単結晶に変えて積層された集積回路を形成す るのが通常考えられる手段である。この方法は何 度も熱を加える工程があって複雑であり、さらに 良質な単結晶を作るのが難しい。多層のうちどれ かが不良であっても全体が機能しなくなるなど歩 留りも良くないなどの欠点もあり、3次元集積回 點も容易に高盤積化の解決にはならない。

層を用いた多層SOI構造(multilayered SOI

(発明が解決しようとする鞭題)

以上述べたように、半導体装置の高集積化。 高速度化、高機能化を求めて微細化が進んでいて も、今後微細化技術に限界が来ることは近い将来 考えられることである。また、大規模集積手段と して従来から知られている複数のプリント板を積

層する方法。ウェハ・スケール・インテグレーシ ョン、ハイブリッドなウェハ・スケール・インテ ガレーション等の手法には、一長一短あり、高集 穫化、高速度化、高機能化された半導体装置を製 造する手段としては不十分であった。

本発明は、上記事情によってなされたものであ り、新規な構造によって、高集積化、高速度化、 高機能化された半導体装置を提供することを目的 としている。

(発明の構成)

(課題を解決するための手段)

本発明は、第1の発明は、独立したシステム 機能を有する複数の第1種基板と、この第1種基 板間を互いに接続させる機能を有する第2種基板 を備え、全体としてシステム機能を有する半導体 数量に関するものであり、前記第2種基板は、配 線とともに半導体楽子もしくはセンサを具備して、 いることを特徴としている。また、第2の発明は、 上記半進体裝置を複数値載置し、これらを互いに 接続する機能を有する第3種基板を有することに

特徴がある。第1種基板には、たとえば、シリコ ンなどの安価で技術として確立している半導体チ ップを用いる。第2種基板は、シリコンなどの単 体半導体もしくはGaAsなどの化合物半導体から なるウェハ、石英基板、ガラス基板、餌もしくは アルミニウムなど放熱性の良い金属を主体とした 金属板上に一部絶縁護を形成したものから選ばれ る。第2種基板の表面には、半導体素子、センサ、 配線等が形成された半導体活性領域を構えた、い わゆるSOI (Silicon on Insulator) 構造を 有していることを特徴としている。半導体活性領 城には、たとえば単結晶シリコンや多結晶ポリシ リコン膜が用いられる。この単粒品シリコンSO I 構造は、たとえば、公知のSIMOX

(Separation by Implanted Oxygen) 法によっ て形成される。

(作用)

本発明は、従来のウェハ・スケール・インテ グレーション技術の課題、特にハイブリッドな手 法によるウェハ・スケール・インテグレーション

技術の課題を解決するための手段として、主に、 複数の半導体チップの実験母体となる基板に対し て、改良がなされたものである。

すなわち、複数の半導体チップの高速性を十分 に生かすため、それらのチップが実装される基板 上に配線とともに半導体素子をも配置しようとい うもので、かつ、それらの素子が高速性を確保で きるように、或いは、配線の集積度を高めるため、 実装基板そのものを特別のものとする。例えば、 実装基板が半導体ウェハにすれば、特別の投影舞 光装置を用いれば配線や半導体素子のパターンを 簡単に焼き付けることができる。さらに、その半 準体ウェハが、例えば、いわゆる、SOI構造の、 絶縁膜上に半導体成膜が設けられたものであれば、 その上に形成される半導体素子や配線に寄生する 容量を小さくすることができる。このことは、あ る半導体チップから配線や半導体楽子を通って他 の半導体チップへ信号が伝達される場合、その信 号伝搬の高速化を実現させる上で非常に有利であ る。また、SOT基板のシリコン厚が、例えば50

その基板の上に実装すればよい。この半導体チップはシリコン・チップでもGaAsチップでも、軟いはこれらの組みあわせでもよい。SIMOX基板やGaAs基板は比較的高価なものであるが、SIMOXチップやGaAs手ップのLSIを通常基板に実装するよりも、安価なシリコンチップを集積度の小さいSIMOX基板やGaAs基板に実装させる方が全体としては安価ですむ。

nm程度の群い移膜SOI基板であれば、さらに高 波の半導体表子を製作することができる。SOI 構造の公知例の一つとしてSIMOX基板がある。 SIMOX構造は、シリコン基板に部分的に酸化 餌域 (SiO。)などの絶縁性領域を形成し、設面 またはその一部を括性領域として利用する方法で ある。イオン注入によりウェハの表面下数ミクロ ン程度の探さに酸素イオンを高濃度に打ち込み、 1000で程度のアニーリングを施して埋込み酸化膜 (SiO』) を形成してSOI構造としたものであ る。酸素の代わりに窒素を用いることもある。そ の場合は、アニーリング温度は1200℃程度となる。 また、通常のシリコン基板でも、その基板上に設 けられた絶骸版に多結品シリコン膜を堆積させ、 その膜上に、例えば、NチャネルMOSFETの ような半導体素子を設けると、約100 cm */ V.sec のキャリア移動度のものが得られる。

さらに、高速性を追求するには、実装基板はシリコンよりも化合物半導体ウェハがよい。例えば、GaAsウェハを実装基板として、半導体チップを

半導体素子の高速化が期待できる。

(実施例)

実施例1

以下、図を参照して、本発明の一実施例を説明 する。第1図と第2図は本発明の半導体装置の斜 視図とそのA内の拡大したB-B/部分の要部断面 関である。

MOSFETのみならず、バイポーラ素子でもよ

い。また、NチャネルMOSFETとPチャネル

MOSFETから成るCMOS回路兼子でもよい。

さらに、バイポーラとこのCMOSから構成され

る、いわゆる BiCMOS回路券子でもよい。ま

た。阿閦妻子があらかじめ基本論理を構成したセ

ル単位で複数個配置された、いわゆるゲート・ア

レイやプログラマブル・ロジック・アレイでもよ

い。これらの半導体素子は半導体チップ2を実装

基板1に実装する前に製作してもよいし、実装後

に製作してもよい。但し、実装後の場合は、熱工

程に制限が加わるため、低温プロセスが必要とな

る。一般的には、半導体素子は実装前に製作して

おき、配線のみ実装後に形成する。この様にして、

第2種基板に論理回路を主とするCPUやメモリ

一等を形成しておき、これから出力される計算結

果や論理出力等を第1種基板に形成した液晶ディ

スプレーやプラズマディスプレー等の表示手段で

可視化した様なディスプレー付高級マイコン等に

オンを高濃度に注入し熱処理することにより基板中にSiO。 腰12を形成し、表層部にシリコン層11を設ける。

このシリコン層11に半導体器子、例えば、MO SFET31を形成する。シリコン暦11は単結品で あり、この中に拡散領域を適宜形成し、その上に ゲート絶象膜、ポリシリコンゲート電極などを形 成してメモリなどの半導体デバイスを形成する。 MOSFETを課職シリコンのSIMOX基材1 上に設けるとMOSPET下のシリコン層がすべ て空乏化するためキャリア移動度が厚膜時より高 くなる。つまり、高速の半導体素子が形成される。 この半導体素子(MOSFET)31の電極からア ルミなどの配線32を引き出す。この配線層32と実 独される半進体チップ2とが接続される。接続の 方法は、第2図で示す様に、ハンダ・バンプ法で 行われる。 半導体チップ 2 のパッド (図示せず) 上に設けられたハンダ・パンプによって、実装基 板のSIMOXウェハ上の配盤32パッド部と位置 合せして接続する。第2図で示した半導体素子は、

利用する。

メモリ機能を持つ半導体チップなどを実装し、基板上に、前記光電変換来子などのセンサの他に、接続用配線(必要によっては透明な配線材料を用いる)を焼き付ければ、ディスプレイ機能を持ったシステムも製作できる。

この場合にも、 辞膜 S O I 基板の構造となるので、 半導体 素子の高速化も可能となり、 高速画像 処理のできる、 ディスプレイ付システムが提供できる。

実施例2

この実施例では、実装基板として第3種基板を用い、この基板に実施例1に示した半導体装置を複数搭載する。このような構成によって、向上のなりない。 先の複数の半導体装置は、すべて同じいるの上のが、 先の複数の半導体を置けれるといっても良いが、 それぞれ異なる構造を有している。第1種基板として搭載される半導体をからにすれば、 に異なる構造にすれば、その多機能性がのように、 半導体建設を有し、配線と共に素子機能を有し、

特に、パイポーラ潔子など発熱を起こし易いものは半導体チップ2の中に形成しておくよりも、 実装基板1上に形成する方が好ましい。すなわち、 チップ内に形成すべき半導体素子を第2種基板に 移すことも可能である。

図では実装基板1にSIMOXウェハを使用したが、シリコンウェハや化合物半導体例えば
GaAsウェハでもよい。特に、GaAsなど化合物
半導体ウェハを用いた場合、光デバイスも製作で
きるため、半導体チップの電気的接続を光で行う、
光配線が可能となる。これは、配線間の結合容量
がないため、干渉がなく、配線としては好ましい。
とくに、GaAsの第2種基板にシリコンチップを
搭載した場合の両者間の配線によい。

さらに、実装基板に、石英板やガラス板を用いることができる。

この場合、これらの基板上の大部分の半導体活性領域には、例えば、TFTのような光電変換素子を製作し、半導体チップを周辺に実装することになる。國像処理などの機能を持つ半導体チップ。

-453-

酵膜 S O I 基板でも良いし、配線のみを有する基板でも良い。半導体ウエハ、石英基板、ガラス基板、アルミニウムまたは銅を主成分とした絶縁された金属基板等のなかから任意のものを第3種基板として選択することができる。この実施例2のような3 次元構造にすることにより、集積度の向上をさらに十分に維持することができる。

以上のように、本発明によれば、半導体裝置の 3 次元的な大規模扱行為果、高密度集積、高速 1 数作および多機能性が避成可能となる。 3 次元線 1 数化によりチップ当りの消費電力/集積の低減や配級運動時間の大幅な短線が可能となる。 2 機能不受して 3 変換の採用などにより、システム全体として 高速度 化、高機能化をはかる設計が可能になる。

[発明の効果]

本発明は、以上のように、接続機能を有する 第2種基板に半導体素子やセンサなど機能性を与 えたので微細化の限界を魅えて高集積化が可能に なると同時に高速化、多機能化などが著しく逸む。 4. 図面の簡単な説明

第1図は本発明の一実施例における半導体装置の斜視図、第2図は第1図に示した半導体装置の部分Aを拡大したB-B'部分の断面図である。

1…第2種基板(シリコンウェハ)、

2…第1種基板(半導体チップ)、


3 … 半導体素子および配線、11 … シリコン釋層、

12…シリコン酸化膜、 13…シリコン、

21…チップ本体、 22…接続用バンプ、

31…MOSFET. 32…配線.

代理人 弁理士 猪 股 祥 晃 (ほか1名)



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成11年(1999)2月12日

【公開番号】特開平4-83371

【公開日】平成4年(1992)3月17日

【年通号数】公開特許公報4-834

【出願番号】特願平2-196230

【国際特許分類第6版】

H01L 25/065

25/07

25/16

25/18

[FI]

H01L 25/08 25/16

予報報正書(自発)

平成9年7月24日

特許庁長官 散

1. 事件の表示

特職平2-195280号

- 2、 数据の名取
- 半導体装置
- 8. 矯正をする者 (301)非式会社 東芝
- 4. 代理人 **P105**

東京都湾区北ノ門1-15-7

TG115ビル 階級特許事務協内

₩ # 3501-808B

(8733)弁粒士 雅 政 祥 晃



- 5. 箱正の対象
- (1) 羽岳寺の仲許請求の福徳の御 (2) 明観者の発質の詳細な似明の個
- 6、雑正の内容
- (1) 明日寺の特許領求の範囲を別載の項り訂正する。
- (2) 明顯書第9頁第18行一第18行「本元明は、・・・を仲敬としてい る。」を次のように訂正する。
- 「「本発明は、第1の発明は、独立したシステム機能を有する複数の第1額基板 と、これら複数の第1世基板が同一窓面上に変数され、この第1番基板関を互い に<u>電気的に</u>接続させる構造を育する第2種第仮とを含え、全体としてシステム装 総を有する半導体機能において、前記第2個高級は、記憶とともに半導体電子も しくはセンサモ兵僧していることを特徴としている。」

_ H E

2. 特許請求の範囲

- (1) 独立したシステム機能を存する複数の第1報基板と、<u>これら複数の第1</u> 養養収が同一生部上に実験され、この第1種盆板間を置いに電気的に快機させる 撤職を育する第2種基权とを確え、金体としてシステム情能を有する半導体装置 において、前記第2種基数は、配線とともに準導体素子もしくはセンサを具備し ていることを登録とする半導体拡展。
- (2) ਇ水項1に記載の半準体整置を複数偏載置し、これらを互いに換載させ る機能を有する第3世部板を育する半導体集闘。
- (4) 窮記第2種基板は、辛寒体素板上に絶縁膜を介して形成された半導体層 に繋紀半導体量子もしくはセンサが形成された単を特徴とする効果項1に記載の 平導体装置。
- (4) 前記第2番基板に拾理集務回路も形成し、前記第1種単板に前記論理集 **被関賂の出力を扱示する表示予及を形式した事を作業とする第末項1に記載の半**

BEST AVAILABLE COPY